| Tema |
Subtema |
| Introducción a los circuitos integrados digitales |
Tecnología CMOS: tecnologías NMOS and PMOS, puertas CMOS, fabricación CMOS.
Metodologías de diseño HW : a medida, semimedida, basada en celdas, basada en matrices, dispositivos lógicos programables (FPGAs).
Metodologías de diseño SW: niveles de abstracción, métodos de diseño, flujo de diseño, IPs. |
| VHDL avanzado |
Descripción VHDL de sistemas digitales complejos: variables, arrays, records, generics, generate, funcion, procedure.
Codificación VHDL de Máquinas de Estado Finitas.
Síntesis avanzada: inferencia, primitivas, IPs. |
| Circuitos integrados CMOS |
Métricas de diseño: voltajes, ruido, fan-in, fan-out, retardo, potencia.
Características del consumo de potencia en FPGAs.
Entrada/salida: niveles estandar, encapsulado.
Características temporales: set-up, hold, metaestabilidad, skew, jitter, distribución de reloj. |
| Diseño secuencial |
Sincronizadores: entradas asíncronas, PLLs, DLLs.
Recursos de reloj en FPGAs.
Métodos de diseño secuencial: Diseño de máquinas de estado finitas Moore y Mealy. |
| Memorias semiconductoras |
Arquitectura de las memorias semiconductoras: RAM, CAM, ROM, EEPROM, FLASH.
Interfaz con memorias: interfaz con RAM, DRAM, EEPROM, FLASH.
Memoria en FPGAs: distribuida, bloques, memoria externa, IPs de memoria. |
| Aritmética en FPGAs |
Representaciones numéricas. Overflow. Técnicas para mitigar los problemas de overflow. Precisión vs. coste hardware. Operaciones aritméticas. Implementaciones hardware de bajo coste.
Consideraciones aritméticas de diseño para la codificación HDL. |
| Síntesis de frecuencia para aplicaciones de comunicaciones |
Síntesis de frecuencia mediante osciladores controlados numéricamente (NCOs). Arquitectura de un NCO. Parámetros de diseño. Caracterización del rango dinámico libre de espurios (SFDR). Técnicas de diseño.
Implementación de NCOs mediante FPGAs. |
| Técnicas de "retiming" y "pipeline" |
Gráficos de flujo de señal (SFGs). Análisis del camino crítico de sistema digitales. Análisis de la latencia de entrada-salida. Técnicas de retiming para reducir los retardos de propagación en sistemas digitales: pipelining y time scaling. Aplicación de las técnicas de retiming al diseño de filtros digitales. Coste hardware.
Aplicación de los conceptos a la implementación de filtros digitales mediante FPGAs. |
| Implementaciones serie vs. paralelo |
Técnicas de diseño: totalmente serie, totalmente paralelo, serie-paralelo. Coste hardware y comportamiento temporal.
Aplicación de los conceptos a la implementación de filtros digitales mediante FPGAs. |
| Diseño y verificación en hardware (Hardware-in-the-loop) |
Descripción, simulación y verificación de circuitos sintetizables en FPGAs.
Aplicación al diseño de circuitos de adquisición de datos y de procesado de señal.
Herramientas de verificación en hardware (Hardware-in-the-loop). |
| Prácticas de laboratorio |
Herramientas avanzadas para el diseño y verificación de circuitos digitales complejos.
Diseño e implementación de interfaces con ADC/DAC, interfaces con sensores, módulos de procesado de señales, bloques de comunicaciones e interfaces con memorias.
|
