Educational guide 2023_24
Escola de Enxeñaría de Telecomunicación
Grao en Enxeñaría de Tecnoloxías de Telecomunicación
 Materias
  Deseño e síntese de sistemas dixitais
   Resultados previstos na materia
Resultados previstos na materia Resultados de Formación e Aprendizaxe
Coñecer as diferenzas das linguaxes de descrición hardware aplicados á simulación e á síntese. B13
 C62
Profundar nas técnicas de deseño dixital síncrono con VHDL sintetizable. B13
 C62
Adquirir habilidades para o deseño de sistemas dixitais síncronos complexos utilizando a linguaxe de descrición hardware VHDL. B1
B9
B13
 C62
 D4
Universidade de Vigo            | Reitoría | Campus Universitario | C.P. 36.310 Vigo (Pontevedra) | Spain | Tlf: +34 986 812 000