Galego
Castellano
English
2023_24
2022_23
2021_22
2020_21
2019_20
2018_19
2017_18
2016_17
2015_16
2014_15
2013_14
2012_13
2011_12
2010_11
Utilidades
Educational guide 2023_24
Escola de Enxeñaría de Telecomunicación
(*)Centro
(*)Páxina web
(*)Presentación
(*)Equipo directivo
Study programmes
Grao
Grao en Enxeñaría de Tecnoloxías de Telecomunicación
Grao en Enxeñaría de Tecnoloxías de Telecomunicación (docencia en inglés)
Mestrado
Máster Universitario en Ciberseguridade
Máster Universitario en Ciberseguridade (en extinción)
Máster Universitario en Ciencia e tecnoloxías de información cuántica
Máster Universitario en Enxeñaría de Telecomunicación
Máster Universitario en Matemática Industrial
Máster Universitario en Visión por computador
Interest Information
Main website
Secretaría
Webmail
Faitic
Grado en Ingeniería de Tecnologías de Telecomunicación
Asignaturas
Diseño y síntesis de sistemas digitales
Resultados previstos en la materia
galego
castellano
english
DATOS IDENTIFICATIVOS
2023_24
Asignatura
Diseño y síntesis de sistemas digitales
Código
V05G301V01408
Titulacion
Grado en Ingeniería de Tecnologías de Telecomunicación
Descriptores
Cr.totales
Seleccione
Curso
Cuatrimestre
6
OP
4
1c
Resultados de Formación y Aprendizaje
Resultados previstos en la materia
Contenidos
Planificación
Metodologías
Atención personalizada
Evaluación
Fuentes de información
Recomendaciones
Resultados previstos en la materia
Resultados de Formación y Aprendizaje
Conocer las diferencias de los lenguajes de descripción hardware aplicados a la simulación y a la síntesis.
B13
C62
Profundizar en las técnicas de diseño digital síncrono con VHDL sintetizable.
B13
C62
Adquirir habilidades para el diseño de sistemas digitales síncronos complejos utilizando el lenguaje de descripción hardware VHDL.
B1
B9
B13
C62
D4
Universidade de Vigo
| Reitoría | Campus Universitario | C.P. 36.310 Vigo (Pontevedra) | Spain | Tlf: +34 986 812 000
