| Tema |
Subtema |
| Tema 1: Introdución (1h) |
Introdución á materia. Obxectivos e planificación do curso. Conceptos básicos de deseño microelectrónico de circuítos integrados (CIs) e de sistemas electro-mecánicos micrométricos (MEMs). |
| Tema 2: Secuencias de fabricación de CIs e MEMs (2h) |
Introdución á fabricación de CIs e MEMs. Tecnoloxía planar. Tecnoloxías de micromecanizado e micromoldeo. Secuencia de fabricación de CIs en tecnoloxía CMOS. Estrutura dun transistor MOS. Exemplo de fabricación: inversor CMOS. Patrón de máscaras (layout). Secuencias de fabricación de MEMs: micromecanizado en volume (bulk micromachining), en superficie (surface micromachining) e LIGA. |
| Tema 3. Procesos para a fabricación de Cis e *MEMs (3*h) |
Obleas de Silicio. Capa epitaxial. Capas dieléctricas. Oxidación. Deposición. Capas semicondutoras. Difusión de impurezas. Implantación iónica. Fotolitografía. Ataque. Metalización. |
| Tema 4. Modelado de transistores MOS (3h). |
O transistor MOS: modelo analítico. Efectos da integración e a miniaturización no comportamento dos dispositivos. Fundamentos de modelado e simulación con Spice. Modelos Spice de transistores MOS. |
| Tema 5. Estrutura física de dispositivos básicos (2h) |
Especificación da estrutura física dun transistor MOS. Especificación da estrutura física dunha resistencia. Especificación da estrutura física dun condensador. Tipos de especificación física. Influencia do deseño físico no comportamento dun dispositivo. Regras tecnolóxicas de deseño. Metodoloxías e ferramentas de axuda ao deseño. |
| Tema 6. Estratexias de trazado físico de resistencias (1h) |
Magnitudes xeométricas efectivas. Influencia dos terminales. Estruturas alongadas. Estruturas baseadas en resistencias unitarias. Efectos do sobreatacado e erros por veciñanza. Estrutura entrelazada e centroide común. |
| Tema 7. Estratexias de trazado físico de condensadores (1h) |
Erros de capacidade por gradientes no espesor do óxido. Erros en condensadores por sobreatacado. Erros debidos a efectos de veciñanza. Erros debidos a efectos de borde. |
| Tema 8. Estratexias de trazado físico de transistores (2h) |
Estratexias para a realización de transistores con elevada relación de aspecto. Estratexias para transistores apareados. Criterios de distribución do trazado. |
| Tema 9. Exemplos de deseño físico (3h) |
Especificacións e deseño da estrutura física dun espello de corrente. Especificacións e deseño da estrutura física dun amplificador diferencial con topoloxía autopolarizada. |
| Práctica 1. Introdución ás ferramentas de deseño de circuítos integrados (2h) |
Introdución ás ferramentas de deseño físico. Creación e comprobación (DRC) de layouts con formas básicas e transistores nMOS e pMOS individuais. Utilización de formas básicas e transistores predeseñados. |
| Práctica 2. Inversor CMOS (4h) |
Creación, comprobación e simulación do esquema eléctrico dun inversor CMOS. Axuste para resposta simétrica. Caracterización mediante simulación do comportamento do inversor CMOS con carga capacitiva. Creación e comparación do layout do inversor CMOS. Comparación de layout e esquema (LVS). Simulación do comportamento eléctrico do layout (sen e con carga) e comparación co do esquema eléctrico. |
| Práctica 3. Estratexias de trazado físico de transistores MOS (2h) |
Creación e comprobación do layout de transistores entrelazados e apilados. Capas específicas para minimización de efectos de veciñanza. |
| Práctica 4. Layout de bloques funcionais analóxicos: espello de corrente e par diferencial (3h) |
Creación e comprobación dos layouts dun espello de corrente básico e dun par diferencial pMOS autopolarizado. |
| Práctica 5. Estratexias de trazado físico de compoñentes pasivos (2h) |
Creación e comprobación do layout de resistencias e condensadores integrados. Estruturas: lineal, serpe, entrelazada e apilada.
Capas específicas para minimización de efectos de veciñanza. |
