| Tema |
Subtema |
| Tema 1: Introducción (1h) |
Introducción a la materia. Objetivos y planificación del curso. Conceptos básicos de diseño microelectrónico de circuitos integrados (CIs) y de sistemas electro-mecánicos micrométricos (MEMs). |
| Tema 2: Secuencias de fabricación de CIs y MEMs (2h) |
Introducción a la fabricación de CIs y MEMs. Tecnología planar. Tecnologías de micromecanizado y micromoldeo. Secuencia de fabricación de CIs en tecnología CMOS. Estructura de un transistor MOS. Ejemplo de fabricación: inversor CMOS. Patrón de máscaras (layout). Secuencias de fabricación de MEMs: micromecanizado en volumen (bulk micromachining), en superficie (surface micromachining) y LIGA. |
| Tema 3. Procesos para la fabricación de CIs y MEMs (3h) |
Obleas de Silicio. Capa epitaxial. Capas dieléctricas. Oxidación. Deposición. Capas semiconductoras. Difusión de impurezas. Implantación iónica. Fotolitografía. Ataque. Metalización. |
| Tema 4. Modelado de transistores MOS (3h). |
El transistor MOS: modelo analítico. Efectos de la integración y la miniaturización en el comportamiento de los dispositivos. Fundamentos de modelado y simulación con Spice. Modelos Spice de transistores MOS. |
| Tema 5. Estructura física de dispositivos básicos (2h) |
Especificación de la estructura física de un transistor MOS. Especificación de la estructura física de una resistencia. Especificación de la estructura física de un condensador. Tipos de especificación física. Influencia del diseño físico en el comportamiento de un dispositivo. Reglas tecnológicas de diseño. Metodologías y herramientas de ayuda al diseño. |
| Tema 6. Estrategias de trazado físico de resistencias (1h) |
Magnitudes geométricas efectivas. Influencia de los terminales. Estructuras alargadas. Estructuras basadas en resistencias unitarias. Efectos del sobreatacado y errores por vecindad. Estructura entrelazada y centroide común. |
| Tema 7. Estrategias de trazado físico de condensadores (1h) |
Errores de capacidad por gradientes en el espesor del óxido. Errores en condensadores por sobreatacado. Errores debidos a efectos de vecindad. Errores debidos a efectos de borde. |
| Tema 8. Estrategias de trazado físico de transistores (2h) |
Estrategias para la realización de transistores con elevada relación de aspecto. Estrategias para transistores apareados. Criterios de distribución del trazado. |
| Tema 9. Ejemplos de diseño físico (3h) |
Especificaciones y diseño de la estructura física de un espejo de corriente. Especificaciones y diseño de la estructura física de un amplificador diferencial con topología autopolarizada. |
| Práctica 1. Introducción a las herramientas de diseño de circuitos integrados (2h) |
Introducción a las herramientas de diseño físico. Creación y comprobación (DRC) de layouts con formas básicas y transistores pMOS y nMOS individuales. Utilización de formas básicas y transistores prediseñados. |
| Práctica 2. Inversor CMOS (4h) |
Creación, comprobación y simulación del esquema eléctrico de un inversor CMOS. Ajuste para respuesta simétrica. Caracterización mediante simulación del comportamiento del inversor CMOS con carga capacitiva. Creación y comprobación del layout del inversor CMOS. Comparación de layout y esquema (LVS). Simulación del comportamiento eléctrico del layout (sin y con carga) y comparación con el del esquema eléctrico. |
| Práctica 3. Estrategias de trazado físico de transistores MOS (2h) |
Creación y comprobación del layout de transistores entrelazados y apilados. Capas específicas para minimización de efectos de vecindad. |
| Práctica 4. Layout de bloques funcionales analógicos: espejo de corriente y par diferencial (3h) |
Creación y comprobación de los layouts de un espejo de corriente básico y de un par diferencial pMOS autopolarizado. |
| Práctica 5. Estrategias de trazado físico de componentes pasivos (2h) |
Creación y comprobación del layout de resistencias y condensadores integrados. Estructuras: lineal, serpiente, entrelazada y apilada. Capas específicas para minimización de efectos de vecindad. |
