| Tema |
Subtema |
| Tema 1: Introducción (1h) |
Introducción a la materia. Objetivos y planificación del curso. Conceptos básicos de diseño microelectrónico de circuitos integrados (CIs) y de sistemas electro-mecánicos micrométricos (MEMs). |
| Tema 2: Secuencias de fabricación de CIs y MEMs (2h) |
Introducción a la fabricación de CIs y MEMs. Tecnología planar. Tecnologías de micromecanizado y micromoldeo. Secuencia de fabricación de CIs en tecnología CMOS. Estructura de un transistor MOS. Ejemplo de fabricación: inversor CMOS. Patrón de máscaras (layout). Secuencias de fabricación de MEMs: micromecanizado en volumen (bulk micromachining), en superficie (surface micromachining) y LIGA. |
| Tema 3. Procesos para la fabricación de CIs y MEMs (3h) |
Obleas de Silicio. Capa epitaxial. Capas dieléctricas. Oxidación. Deposición. Capas semiconductoras. Difusión de impurezas. Implantación iónica. Fotolitografía. Ataque. Metalización. |
| Tema 4. Parámetros del proceso de fabricación de CIs CMOS (3h). |
El transistor MOS: modelo analítico. Efectos de la integración y la miniaturización en el comportamiento de los dispositivos. Modelo Spice. Fichero tecnológico. Ejemplo de parámetros de un proceso de fabricación CMOS. |
| Tema 5. Estructura física de dispositivos básicos (2h) |
Especificación de la estructura física de un transistor MOS. Especificación de la estructura física de una resistencia. Especificación de la estructura física de un condensador. Tipos de especificación física. Influencia del diseño físico en el comportamiento de un dispositivo. Reglas tecnológicas de diseño. Metodologías y herramientas de ayuda al diseño. |
| Tema 6. Estrategias de trazado físico de resistencias (1h) |
Magnitudes geométricas efectivas. Influencia de los terminales. Estructuras alargadas. Estructuras basadas en resistencias unitarias. Efectos del sobreatacado y errores por vecindad. Estructura entrelazada y centroide común. |
| Tema 7. Estrategias de trazado físico de condensadores (1h) |
Errores de capacidad por gradientes en el espesor del óxido. Errores en condensadores por sobreatacado. Errores debidos a efectos de vecindad. Errores debidos a efectos de borde. |
| Tema 8. Estrategias de trazado físico de transistores (2h) |
Estrategias para la realización de transistores con elevada relación de aspecto. Estrategias para transistores apareados. Criterios de distribución del trazado. |
| Tema 9. Ejemplos de diseño físico (3h) |
Especificaciones y diseño de la estructura física de un espejo de corriente. Especificaciones y diseño de la estructura física de un amplificador diferencial con topología autopolarizada. |
| Práctica 1. Introducción a las herramientas de diseño de circuitos integrados (3h) |
Introducción a las herramientas de diseño físico. Creación, comprobación (DRC) y extracción del layout de formas básicas. Utilización de formas básicas de bibliotecas de fabricantes. |
| Práctica 2. Transistores MOS (3h) |
Creación y comprobación del layout de transistores pMOS y nMOS. Utilización de transistores de bibliotecas de fabricantes. Transistores en serpiente, entrelazados y apilados. Capas específicas para minimización de efectos de vecindad. |
| Práctica 3. Componentes pasivos (2h) |
Creación y comprobación del layout de resistencias y condensadores integrados. Utilización de componentes de bibliotecas de fabricantes. Estructuras: lineal, serpiente, entrelazada y apilada. |
| Práctica 4. Inversor CMOS (1h) |
Creación y comprobación del esquema eléctrico y el layout de un inversor CMOS. Comparación de layout y esquema (LVS). Caracterización eléctrica del layout. Simulación del comportamiento eléctrico del layout. |
| Práctica 5. Espejo de corriente (2h) |
Creación y comprobación del esquema eléctrico y el layout de un espejo de corriente básico con carga resistiva y corriente de entrada ideal. LVS. Caracterización eléctrica del layout. |
| Práctica 6. Par diferencial (2h) |
Creación y comprobación del esquema eléctrico y el layout de un par diferencial pMOS autopolarizado. LVS. Caracterización eléctrica del layout. |
