Galego
Castellano
English
2024_25
2023_24
2022_23
2021_22
2020_21
2019_20
2018_19
2017_18
2016_17
2015_16
2014_15
2013_14
2012_13
2011_12
2010_11
Utilidades
Educational guide 2017_18
Escola de Enxeñaría de Telecomunicación
(*)Centro
(*)Páxina web
(*)Presentación
(*)Equipo directivo
Study programmes
Mestrado
Máster Universitario en Matemática Industrial
-
Grao en Enxeñaría de Tecnoloxías de Telecomunicación
Máster Universitario en Enxeñaría de Telecomunicación
Interest Information
Main website
Secretaría
Webmail
Faitic
Grao en Enxeñaría de Tecnoloxías de Telecomunicación
Materias
Deseño e síntese de sistemas dixitais
Resultados de aprendizaxe
galego
castellano
english
DATOS IDENTIFICATIVOS
2017_18
Materia
Deseño e síntese de sistemas dixitais
Código
V05G300V01923
Titulación
Grao en Enxeñaría de Tecnoloxías de Telecomunicación
Descritores
Cr.totais
Sinale
Curso
Cuadrimestre
6
OP
4
1c
Competencias
Resultados de aprendizaxe
Contidos
Planificación
Metodoloxía docente
Atención personalizada
Avaliación
Bibliografía. Fontes de información
Recomendacións
Resultados previstos na materia
Resultados de Formación e Aprendizaxe
Coñecer as diferenzas das linguaxes de descrición *hardware aplicados á simulación e á síntese.
B13
C62
Profundar nas técnicas de deseño dixital *síncrono con *VHDL *sintetizable.
B13
C62
Adquirir habilidades para o deseño de sistemas dixitais *síncronos complexos utilizando a linguaxe de descrición *hardware *VHDL.
B1
B9
B13
C62
D4
Universidade de Vigo
| Reitoría | Campus Universitario | C.P. 36.310 Vigo (Pontevedra) | Spain | Tlf: +34 986 812 000